银河国际Galaxy-首页|欢迎您

许多数字系统在与系统时钟相关的频率上遭受过大的电源噪声，可以在电源和接地层之间连接一个如下所示的串联谐振电路以降低噪声，但是，电路必须满足以下不太可能发生的条件。
该网络的阻抗在谐振频率处达到最小值。

首先，系统时钟频率必须保持固定，在不受晶振控制的时钟系统中，时钟频率可以相差± 30％或更多，低功耗系统通常会降低时钟速度，以减少空闲时的功耗，高性能系统有时会改变其获得性能的速度， 在诊断测试中，这可以减慢系统时钟的速度，以显示任何与计时相关的故障，采用噪声消除策略（仔细调整为正确的噪声频率）的电源在这些条件下无法正常工作。

串联谐振电路的吸引力在于它允许您使用较小的电容器值。有必要通过匹配适当的电感和电阻值以及电容器来产生串联谐振效应，不幸的是，电容器越小，电路越复杂。

例如，典型电容器 的五分之一需要容差为± 10％的电容器和电感器组件，典型值的1/10的电容器需要± 5％的误差，依此类推，具有如此严格的误差的高频电感器是很难实现的，如果您想到固定电感和较小电容值的布局计划，以将串联谐振点放置在所需位置，则将面临同样的困难，电容和电感的精确值不易控制。

时钟必须反复播放，且不得连续出现中断或间隔，但必须满足以下条件：当时钟停止时，谐振电路将旋转并失控，从而产生与要缓解的问题一样严重的干扰，时钟重新启动时，谐振电路将花费几个时钟来追赶，这期间没有好处，谐振电路仅对连续刺激有用，防止来自随机数据事件的噪声没有效果。

串联谐振电路必须放置在要保护的任何器件的波长的一小部分内，在该有限半径内，电源和地平面的扩展电感会改变谐振电路的有效串联电感。因此，谐振电路的准确位置是一个非常重要的问题。因此，如果不进行全面的重新设计，就不可能替换布局，更糟糕的是，一个对从一个位置发出的时钟噪声提供明显衰减的谐振组件可能不会受益，甚至不会增加其他来源的噪声。

最后，谐振电路因此仅衰减一个频率噪声而记住，  它对时钟速率的其他谐波影响很小或没有影响。在基于正弦波的系统（例如FM或AM无线电）中，谐振电源组件可以提供真正令人惊讶的好处。

从一个版本转换到另一个版本时，各种时钟速度以及数字系统布局的起止位置都在不断变化，使用滤波器元件的谐振电源没有通过测试，对于数字电源系统，最好使用大量的大型，简单且无谐振的旁路电容器。